古勣
互來嬬キャッシュコントロ`ラ`
AI Summary
CoreLink L2C-310キャッシュコントロ`ラ`は、Cortex-A5、Cortex-R4、Cortex-R5、酔竪篇撞11MPCore、酔竪篇撞1176、酔竪篇撞1156、Mali-200グラフィックスプロセッサ`などの酔竪篇撞 AXIプロセッサ`に鬉垢襪茲Δ穆O?恷m晒された、互來嬬のAXIレベル2キャッシュコントロ`ラ`です。
蒙海とメリット
プロセッサ`のパフォ`マンスを鯢
レベル2キャッシュコントロ`ラ`は、オンチップでのメモリ`アクセスにより、宥械、W决をオフチップのデ`タにアクセスする魁栽の10゛25%に雙え、プロセッサ`のパフォ`マンスを鯢呂気擦泙后
窮薦紳覆力鯢呂g
オンチップでのメモリ`アクセスは、宥械、オフチップと曳熟して継窮薦がずっと富なく、。囃嫌を盾慧します。
否叟な由栽
CoreLinkレベル2キャッシュコントロ`ラ`は、プロセッサ`の勣周にm栽するようにOされており、AMBA AXIインタ`コネクトまたはAHBインタ`コネクトに否叟にy栽できます。
v銭u瞳
より謹くのオプションと字嬬を冥す

CoreLink Interconnect?
酔竪篇撞 CoreLinkインタ`コネクトは、恷仟の粥珂京粥碧に児づいたSoCBのためのコンポ`ネントと返隈を戻工し、デ`タの卞咾髪4罎紳覆鰈邊鷸するとともに、箔められる來嬬をgFします。

遺看姻艶皆庄乙鞄岳デバッグとトレ`ス
酔竪篇撞 CoreSightテクノロジ`は、酔竪篇撞ベ`スのSoC貧で嘛するソフトウェアをデバッグとトレ`スを佩うために聞喘できる匯Bのツ`ルです。

Socrates?
酔竪篇撞 Socratesは、エラ`のない、SoCのインテグレ`ションに鬉靴真戝篇撞 IPのxk、O協、恬撹に勣するrgを寄嫌に玉sします。
ユ`スケ`ス
イノベ`ションとアイデアがgになる魁侭
v銭秤烏

